一、引言

在上一期筆記中，我們初步認識了高云（GOWIN）FPGA及其應用場景。本期將聚焦于高云官方的FPGA開發軟件——Gowin云源軟件，并詳細介紹其基礎軟件開發流程，為后續的實戰項目打下堅實基礎。

二、Gowin云源軟件概覽

高云FPGA的官方集成開發環境（IDE）是 Gowin云源軟件（Gowin YunYuan）。它是一個集設計輸入、綜合、布局布線、仿真和編程下載于一體的工具鏈。

1. 主要組件：

• Gowin設計軟件（核心）：包含工程管理、邏輯綜合、布局布線、比特流生成等核心功能。

• Gowin綜合器：將硬件描述語言（如Verilog HDL、VHDL）或原理圖轉換為門級網表。

• Gowin布局布線器：將網表映射到目標FPGA芯片的具體邏輯資源上，并完成連線。

• 編程下載工具：生成最終的比特流文件，并通過下載器（如Gowin編程器）將其燒錄到FPGA芯片中。

• Gowin在線邏輯分析儀（GLA）：一個強大的片上調試工具，無需額外IO引腳即可實時捕獲內部信號，極大方便了調試。

1. 軟件獲取與安裝：

• 訪問高云半導體官方網站，在“支持”或“下載”頁面找到最新版本的Gowin云源軟件。

• 安裝過程簡單，跟隨向導即可。安裝完成后，首次啟動可能需要申請（或已有）免費的License文件進行激活。高云為教育和中小規模設計提供了較為友好的授權策略。

三、高云FPGA基礎開發流程

一個完整的FPGA開發周期通常遵循以下步驟，在高云開發環境中也不例外：

第1步：創建新工程
啟動Gowin軟件，通過“File -> New Project”創建工程。關鍵設置包括：

• 工程名稱與路徑：建議使用英文路徑。
• 選擇器件型號：根據你手中的開發板（如小熊貓系列、GW1N系列等）準確選擇FPGA的具體型號（如GW1N-LV4LQ144C6/I5）。

第2步：設計輸入
這是將設計構思轉化為計算機可識別形式的關鍵一步，主要有三種方式：

• 硬件描述語言（HDL）：最主流的方式。在軟件中“新建文件”，選擇Verilog或VHDL文件，編寫代碼描述電路功能。
• 原理圖輸入：對于小型或直觀的組合邏輯，可以通過繪制原理圖來完成。
• IP核調用：Gowin軟件提供了豐富的IP核資源（如PLL、存儲器、接口IP等），可以通過圖形化配置快速生成高性能模塊，極大提升開發效率。

第3步：邏輯綜合
點擊“Synthesis”按鈕或運行相應流程。綜合器將HDL代碼翻譯優化成由基本邏輯門、觸發器、存儲器等組成的門級網表。此階段會檢查語法和基本邏輯錯誤。

第4步：約束輸入
這是保證設計在物理硬件上正確運行的必要環節。主要是通過編輯“.cst”約束文件來定義：

• 引腳約束：將設計中的輸入/輸出信號分配到FPGA芯片的具體物理引腳上，必須與開發板原理圖一致。
• 時序約束：定義時鐘頻率、輸入延遲、輸出延遲等，指導布局布線器優化以實現時序收斂。

第5步：布局布線
點擊“Place & Route”按鈕。該步驟將綜合后的網表“放置”到FPGA芯片內部的特定邏輯單元（如查找表LUT、寄存器）中，并在這些單元之間進行物理“連線”。軟件會努力滿足你的時序約束。

第6步：生成編程文件
布局布線成功后，運行“Generate Bitstream”。該過程會生成最終的可下載到FPGA的比特流文件（通常是.fs或.bit格式）。

第7步：下載與調試
使用高云編程器（或其他兼容下載器）連接開發板與電腦。
在軟件中打開“Program Device”工具，加載生成的比特流文件，將其燒錄至FPGA。
觀察開發板上的現象，驗證功能。
若功能不符，需返回第2步進行調試。強烈建議利用 Gowin在線邏輯分析儀（GLA） 進行內部信號抓取，這是定位問題最有效的手段之一。

四、新手實踐建議

1. 從官方例程開始：高云軟件和開發板通常附帶豐富的示例工程，先運行一個最簡單的LED閃爍例程，走通整個流程。
2. 重視約束文件：引腳分配錯誤是新手最常見的導致“不工作”的原因，務必仔細核對。
3. 善用GLA調試：比起盲目修改代碼，用GLA觀察實際信號能更快定位問題所在。
4. 查閱官方文檔：高云官網提供的《用戶指南》、《數據手冊》和《IP核手冊》是解決問題的最佳參考資料。

五、

掌握Gowin云源軟件的基本操作和FPGA開發的標準流程，是開啟高云FPGA設計之旅的第一步。這個過程看似步驟繁多，但熟練后便會形成肌肉記憶。下一期，我們將通過一個具體的實戰項目——例如UART通信或PWM控制——來將本期的理論知識付諸實踐。

（注：本文基于特定版本軟件撰寫，實際操作請以您使用軟件的具體版本和官方最新文檔為準。）